以下設(shè)計(jì)將會影響PCB板的檢測

　　1,、元器件間距過小,。

　　2,、較高元器件附近未留足空間,，飛針等設(shè)備無法操作,。

　　3,、測試點(diǎn)隱藏或遮蔽(如測試點(diǎn)設(shè)計(jì)在元器件底部)而無法接觸電測試點(diǎn),。

　　4,、測試點(diǎn)尺寸,、間距過小和焊盤可焊性涂層材料用OSP,。